SI-DIMMタイプのDDR SDRAMメモリを最大1Gバイト（512MB×2）まで搭載することが出来ます。
大規模FPGAを搭載しており、大容量メモリを必要とする画像、映像向けアプリケーションの開発に最適です。

• ベースシステムと接続するCN1～4、
  および汎用I/OのCN5に接続しているI/Oは、
  すべてユーザーで使用が可能。
  CN1/4は、汎用I/Oが175本、
  クロック専用が入出力それぞれ2本ずつの合計179本。
  CN2/3は、汎用I/Oが176本、
  クロック専用が入出力それぞれ2本ずつの合計180本。
  CN5は汎用I/Oが12本。
  CN1～4、5で総計718本のI/Oを持つ。
• DDRメモリ用とシステムクロック用のOSCが搭載可能。
  外部クロック入力のためのSMAコネクタを3つ搭載可能。
• モジュールへのクロック入力は、
  CN1～4からそれぞれ２本ずつと、DDRメモリ用のクロック１本の合計9つ。
  これらは、モジュールベースシステムからの入力、モジュール上のOSC、SMAコネクタ経由の外部入力、別モジュールからの入力など、自由に選ぶことができます。
• モジュールに搭載されたDDRメモリとFPGA間のデータバス（DQ. /DQ. S）は共通信号として接続。
  その他アドレス、クロック、制御線はそれぞれ独立して接続。
• ベースシステムの入出力（PCI、LED、DIP-SW、ROT-SW等）は、すべて利用が可能。
• ボード上のジャンパーにより、FPGAのI/O電源電圧値の変更が可能。標準仕様では、2.5 Volt。